BEST AVAILABLE COFT

⑩日本国特許庁(JP)

①特許出願公開

@ 公 開 特 許 公 報 (A)

平1-114180

@Int_Cl_4

識別記号

庁内整理番号

母公開 平成1年(1989)5月2日

H 04 N 7/137 A-6957-5C

審査請求 未請求 発明の数 1 (全4頁)

の発明の名称

画像データ処理システム

创特 館 昭62-272285

頤 昭62(1987)10月27日 22H

木 の発明 老 宵

昭 夫

東京都大田区下丸子3丁目30番2号 キャノン株式会社内

健 — の発 明 沢 キャノン株式会社 砂出 頭

東京都大田区下丸子3丁目30番2号 キャノン株式会社内

東京都大田区下丸子3丁目30番2号

勿代 理 弁理士 丸島 饒一

1. 発明の名称

画像データ処理システム

2. 特許請求の範囲

補間しようとする注目画素に対し画像の垂直方 向に整列する複数の國素の補間前もしくは補間後 のデータが並列に入力され、故複数の入力データ 中2以上のデータを選択的に出力する選択手段と、 該選択手段から出力される2以上のデータが入力さ れ、補間データを出力する演算手段と、前記複数 の面素の夫々についてのエラーフラグに係るデー 夕が並列に入力され、前記選択手段を制御する制 御データを出力する制御手段を具える画像データ 処理システム。

- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は画像データ処理システム、特に符号誤 りの発生に伴い、ライン間値間を行う画像データ 処理システムに関するものである。

(従来の技術)

一般に画像信号は単位時間当りの情報量が多く、 これをデジタル信号として伝送しようとすると伝 送ビットレートは極めて高くなる。そこでこの伝 送ビットレートを低くするために様々な帯域圧縮 技術が提案されている。この帯域圧縮技術の1つと してDPCM等の予測差分符号化によりデータ量を 削減する手法が知られてる。例えばフィールド内 前値予測DPCM等の簡易な予測法はハードウエア 的にも簡易であるにも係らず、比較的大きなデー 夕圧縮率が得らえるため有効な手法であるといえ

一方、上述の如きデータを伝送路を介して伝送 した場合、種々の要因にて符号誤りが生じること が知られている。特に伝送路として磁気記録再生 系を想定した場合、記録媒体上のキズ、ヘツドの 目づまり等によるドロップアウトの発生に伴い誤 り訂正の不能な大きな符号誤りが発生し易い。以 り訂正が不能な場合には一般に画像の相関性を用 いてデータの補間を行うことになるが、このデー

BEST AVAILABLE COPY

特開平1-114180(2)

タ植間についても様々な手法が提案されている。 〔発明が解決しようとする問題点〕

ところでデータ補間については、前後の数画業を利用して高次の演算を行い、最適な補間データを算出することが考えられている。しかしながら、この手法は補間しようとする面景が選続して発生する場合には効果が小さい。

一方、予測符号化を行いデータを伝送する場合には、1 つのデータが誤り打正不能になると、このデータに基いて復号される全てのデータに誤りが発生する所謂誤りの伝播が生じるため、補間をしようとする國業が國像の水平方向に連続することが多い。

補間しようとする国素に対し水平方向に並ぶ国素のデータが連続して信頼性のないデータであれば、固像の垂直方向の相関性を利用して補間データを作成することになる。画像の垂直方向の相関性を利用した補間についても、前ラインの画素による置換、前後ラインの画素のよる練形補間等が考えられている。しかし、複数ラインに渡って連

(作用)

上述の如く構成することにより、前後数ラインの面景の誤り発生状態に応じて、選択手段の出力するデータが決定されるので、補間方法を選応的に切換えることができる。これに伴い適宜最も好適なる補間データが得られ、良好な函像を得ることができる。

(实施例)

以下、本発明の実施例について説明する。

第1図は本発明の一実施例としての補間回路の構成を示す図であり、図中1は補間処理的の画像データが供給される端子、11は端子1に入力されている画像データが誤りであるか否かを示す1ピットのエラーフラグが入力される端子である。2、3、4、5、12、13、15、16は夫々入力されたデータを1水平走査期間(1H) 遅延する1H 遅延線(1HDL)である。

本例では符号終りの生じていない函素のデータについては、1HDL2、3、スイツチ9のB倒端子を介してそのまま出力される。即ち、1HDL12、

使して福間すべきデータが発生した場合には対応 がとれないものであった。

本発明は上述の如き問題点に鑑み、画像の垂直方向の相関性を利用するライン間補間の手法を改良し、水平方向の相関性を利用した補間が行えない場合でも良好な補間データを形成することを目的とまるデータ処理システムを提供することを目的とする。

(問題点を解決するための手段)

かかる目的下に於いて本発明のデータ処理システムでは、福間しようとする注目國素に対し回像の垂直方向に整列する複数の國素の補間前もしくは精間後のデータが並列に入力され、譲複数の入力データ中2以上のデータを選択的に出力する選択手段から出力される2以上のデータが入力され、補間データを出力する演算手段と、前記選択手段を制御データが並列に入力され、前記選択手段を制御する制御データを出力する制御手段を具える構成としている。

13を介してROM(リードオンリメモリ)14に入力されているエラーフラグが「0」(符号與りが生じていないことを示す)の場合には、ROM14から出力される制御信号S3によりスイツチ9はB倒に接続される。一方、1HDL13から出力されるエラーフラグが「1」の場合には、制御信号S3はスイツチ9をA側に接続せしめ、補間データを端子10に出力する。補間データとしてはスイツチ6で選択されたデータと、スイツチ7で選択されたデータとを平均値演算回路8に供給して得たごれらの平均値のデータを用いる。この補間データは1HDL4に入力される。

Parameter and the second

従って、1 H D L 3 の出力している函素(以下注目 画素と称す)のデータに対し、1 H D L 2、1 H D L 3 への入力データは2 ライン下、1 ライン下に位置す る画素のデータであり、1 H D L 4、1 H D L 5 からの 出力データは注目画素の1 ライン上、2 ライン上に 位置する回案のデータとなる。スイツチ 6、7 はこ れら4 つのデータを R O M 1 4 の出力する制御信号 S 1、S 2 に従い択一的に出力する構成となってい

特開平1-114180(3)

5.

他方、1HDL12、1HDL13への入力は注目画 無の2ライン下、1ライン下に位置する画素に関す るエラーフラグである。また1HDL15、1HDL16 の出力データは注目画素の1ライン上、2ライン上 の画素の出力状態を示す2ピットデータである。こ の2ピットデータは、ROM14により発生され、例 えばエラーフラグが「1」の場合に補間により良好 なデータが得られた場合と、補間が不能であった 場合とを区別することができる。

ROMI4はこれら5系統7ビツトの入力データ及び後述するY/C 散別データを受けて、所定の論理によって定められた制御信号S1、S2、S3を出力する。S1、S2は夫々2ビツト、S3は1ビツトのデータである。これらのデータと共にROM14は注目画彙の出力状態を示す2ビットデータを出力する。

本実施例に於いて端子1に入力される画像データ は輝度信号のデータと、線順次色差信号のデータ とを1H単位で時分割多重したデータであるとして

の画案のエラーフラグが「0」である場合は、S1.S2 はスイツチ 6、7 を共に b 端子に接続して、注目画素の上に隣接する画素のデータモのものを補間データとするのが好ましい。

この様に、画像の垂直方向に整列する画素についてのエラーフラグの発生パターンを検討し、所望する画像を設定することにより、ROM14の入出力の関係を決定すれば、所望の設計条件に応じた理想的なライン間補間が行える。

上述した実施例の構成によれば、ライン間補間を適応的に行うことができ、ライン間補間のみでも良好な補間データの作成が可能となった。また入力信号として輝度信号と線順次色差信号を1H単位で時間軸多重した所謂TCI信号が入力された場合に於いても、いずれの信号に対しても適応的に補間データを生成することができる。そのため輝度信号と線順次色差信号とで別の補間回路を設ける必要がなく、全く同じ回路を兼用できる。更に、平均重補間、前置補間をスイッチ6、7の制御により選択でき、加算器8以上の回路構成を極めて節略

いる。ここでは順次色差信号を抽間する場合には 上下に隣接する画業については種類が異なるため 相関がなく、補間データの適算に用いることがで きない。従って輝度信号と線順次色差信号とで補 間データの適算式を変化させる必要があるため、ROM14 には出力しようとするデータが輝度信号であるか 線順次色差信号であるかを示す Y/C 線別用の1ビ ットデータが入力されている。

次に上記回路の具体的な動作について例をとって説明する。

注目面素のエラーフラグが「1」で、その上下に 隣接する函素のエラーフラグが「0」である場合に は、上下画素による線形補間が可能であるので、ス イッチ6をb,スイッチ7をc端子に接続するべく S1,S2のデータを決定し、スイッチ9はA側に 接続する。また、1HDL15にはエラーフラグは「1」 であるが補間データが得られた旨を示す2ピットデー タを供給する。

また、注目画素及びその 1 ライン下、 2 ライン下の画素のエラーフラグが全て「1」で、1 ライン上

A A An . A Threater

化できた。

尚、上記実施例に於いては注目画素を含む前後 5 ラインの画素を補間データの生成に用いる構成と したが、必要に応じてこのライン数は任意に決定 できる。

(発明の効果)

以上説明した様に本発明のシステムによれば、ライン間補間のみを用いて良好なデータ補間を行うことができ、予測符号化等誤りの水平方向の伝播を伴う符号化を施したデータの補間に対して極めて有益なものである。

4. 図面の簡単な説明


第1図は本発明の一実施例としての補間回路の構成を示す図である。

図中、2、3、4、5、12、13、15、16 は夫々 1 水平走査期間遅延線、6、7、9 は夫々スイツチ、 8 は平均値演算回路、14 はリードオンリメモリで

> 出願人 キヤノン株式会社 代理人 丸 島 佐 一

BEST AVAILABLE COPY

特開平1-114180(4)



第1図